Net als een bipolaire transistor bestaat ook een JFET uit drie lagen P- en N-silicium. De lagen zijn echter op een andere manier verbonden. Onderstaande afbeelding toont de binnenkant van een N-kanaal JFET.
De twee P-lagen zijn met elkaar verbonden en vormen de Gate. De Source en de Drain zijn beide verbonden met de N-laag. Daarom wordt dit een N-kanaal JFET genoemd.
Laten we nu een paar spanningsbronnen aansluiten op een N-kanaal JFET:
Tijdens het bekijken van de binnenkant van een diode zagen we dat de verarmingslaag bij de PN-junctie toeneemt als de sperspanning toeneemt. Dus naar mate VGS negatiever wordt, wordt de verarmingslaag tussen de P-lagen en de N-laag dikker, waardoor het kanaal tussen de Source en de Drain wordt afgeknepen. De spanning waarbij het kanaal gesloten is, wordt de afknijpspanning of "pinch-off"-spanning genoemd.
Laten we nu eens kijken wat er gebeurt als VGS constant blijft en VDS toeneemt:
Eerst zal ID ook toenemen, net alsof het D-S-kanaal een weerstand is. Echter, als VDS toeneemt, wordt VGD negatiever, waardoor het kanaal wordt afgeknepen. Wanneer VGD een zekere waarde heeft bereikt, de afknijpspanning, kan ID niet meer verder toenemen. De FET is nu verzadigd.
Dus als VGD tussen de 0V en de afknijpspanning ligt, lijkt het S-D-kanaal op een weerstand; de waarde van die weerstand kan met VGS worden geregeld. Als VGD lager wordt dan de afknijpspanning, is het S-D-kanaal net een stroombron dat geregeld wordt door VGS.
We zien dat zowel VGS als VGD een "afknijpwaarde" kennen. Aangezien een JFET symmetrisch is opgebouwd, zijn deze afknijpspanningen aan elkaar gelijk. Gezien de symmetrie mogen we zelfs de Drain en de Source met elkaar verwisselen!